Descripción

• Doble ARM Cortex-M0+ a 133MHz
• SRAM en chip de 264 kB en seis bancos independientes
• Admite hasta 16 MB de memoria Flash fuera del chip a través del bus QSPI dedicado
• controlador DMA
• Barra transversal AHB completamente conectada
• Periféricos interpoladores y divisores de enteros
• LDO programable en chip para generar voltaje central
• 2 PLL en chip para generar relojes USB y centrales
• 30 pines GPIO, 4 de los cuales se pueden utilizar como entradas analógicas
• Periféricos
  • 2 UART
  • 2 controladores SPI
  • 2 controladores I2C
  • 16 canales PWM
  • Controlador USB 1.1 y PHY, con soporte de host y dispositivo
  • 8 máquinas de estado PIO